摘要: 本文计算了具有双时间常数的计数率表电路,在不同使用情况下的统计涨落偏差及读数建立时间和由于统计涨落而触发讯号电路发生假讯号的可能性。计算结果表明,这种电路在以上各项性能上均略优于单时间常数的电路。 文中给出了设计这种电路所需的公式和图表,并提出与分析了在一定条件下缩短读数建立时间的一种使用方法。